Skip navigation

Use este identificador para citar ou linkar para este item: https://repositorio.ufpb.br/jspui/handle/123456789/33042
Registro completo de metadados
Campo DCValorIdioma
dc.creatorMendes, Rodrigo Pedroso-
dc.date.accessioned2025-01-14T20:21:53Z-
dc.date.available2024-08-16-
dc.date.available2025-01-14T20:21:53Z-
dc.date.issued2024-07-27-
dc.identifier.urihttps://repositorio.ufpb.br/jspui/handle/123456789/33042-
dc.description.abstractIn this work, a digitally driven control system for an integrated fixed-frequency inductive buck converter is presented. A comprehensive review of small signal modeling and compensation is included, with a digital control based on a standard Proportional Integral Derivative (PID) controller. To enable this control, focus was given on optimizing the Analog to Digital Converter (ADC) and the Digital Pulse Width Modulator (DPWM) for the intended application. The novel ADC architecture achieves a typical step size of 2.136 mV, a quiescent current of 15.5 µA and an estimated area of 0.0088 mm2. The proposed DPWM incorporates a feed-forward of the input voltage to boost line regulation and includes a thermometer encoded capacitor array to improve Differential Nonlinearity (DNL). The typical quiescent current of the DPWM is 35.1 µA with an estimated area of 0.0439 mm2. Special care was taken to ensure the robustness of the ADC and DPWM against mismatch, process, temperature, and supply voltage variations. The proposed control architecture can be applied to implement DC-DC converters for portable applications, powered either by a Lithium-Ion battery (2.7 V to 4.2 V) or, during the charging of the battery, via a USB port (4.7 V to 5.5 V). The load current may vary from 0 to 200 mA, the switching frequency is 2 MHz, and the output voltage aligns with the range of the native transistors available in the CMOS 180 nm technology adopted (1.62 V to 1.98 V).pt_BR
dc.description.provenanceSubmitted by Marília Cosmos (marilia@biblioteca.ufpb.br) on 2025-01-14T20:21:53Z No. of bitstreams: 2 license_rdf: 805 bytes, checksum: c4c98de35c20c53220c07884f4def27c (MD5) RodrigoPedrosoMendes_Dissert.pdf: 8603933 bytes, checksum: 395061f758bf225ce488f44a0d59eeab (MD5)en
dc.description.provenanceMade available in DSpace on 2025-01-14T20:21:53Z (GMT). No. of bitstreams: 2 license_rdf: 805 bytes, checksum: c4c98de35c20c53220c07884f4def27c (MD5) RodrigoPedrosoMendes_Dissert.pdf: 8603933 bytes, checksum: 395061f758bf225ce488f44a0d59eeab (MD5) Previous issue date: 2024-07-27en
dc.description.sponsorshipCoordenação de Aperfeiçoamento de Pessoal de Nível Superior - CAPESpt_BR
dc.languageporpt_BR
dc.publisherUniversidade Federal da Paraíbapt_BR
dc.rightsAcesso abertopt_BR
dc.rightsAttribution-NoDerivs 3.0 Brazil*
dc.rights.urihttp://creativecommons.org/licenses/by-nd/3.0/br/*
dc.subjectEngenharia elétricapt_BR
dc.subjectConversor CC-CCpt_BR
dc.subjectControle digitalpt_BR
dc.subjectIndutivopt_BR
dc.subjectAbaixador de tensãopt_BR
dc.subjectConversor DPWMpt_BR
dc.subjectConversor ADC com janelapt_BR
dc.subjectDC-DC Converterpt_BR
dc.subjectDigital controlpt_BR
dc.subjectInductivept_BR
dc.subjectStep-downpt_BR
dc.subjectDigital pulse width modulationpt_BR
dc.subjectWindow analog to digital converterpt_BR
dc.subjectBuckpt_BR
dc.titleDigitally driven control for inductive buck converters in portable battery-powered applicationspt_BR
dc.typeDissertaçãopt_BR
dc.contributor.advisor1Souza, Antônio Augusto Lisboa de-
dc.contributor.advisor1Latteshttp://lattes.cnpq.br/2506548050366736pt_BR
dc.contributor.advisor-co1Souto, Cicero da Rocha-
dc.contributor.advisor-co1Latteshttp://lattes.cnpq.br/4099240444291318pt_BR
dc.creator.Latteshttp://lattes.cnpq.br/0685107534637209pt_BR
dc.description.resumoNeste trabalho, é apresentado um sistema de controle acionado digitalmente para um conversor indutivo abaixador integrado de frequência fixa. Uma revisão abrangente da modelagem de pequenos sinais e da compensação é incluída, utilizando um controlador Proporcional Integral Derivativo (PID) digital padrão. Para viabilizar esse controle, focou-se na otimização do Conversor Analógico para Digital (ADC) e do Modulador de Largura de Pulso Digital (DPWM) para a aplicação pretendida. A nova arquitetura do ADC alcança um tamanho de passo típico de 2,136 mV, uma corrente quiescente de 15,5 µA e uma área estimada de 0,0088 mm2. O DPWM proposto incorpora um mecanismo de avanço da tensão de entrada para melhorar a regulação de linha e inclui uma matriz de capacitores com código termométrico para melhorar a Não Linearidade Diferencial (DNL). A corrente de quiescente típica do DPWM é de 35,1 µA, com uma área estimada de 0,0439 mm2. Foi dedicada atenção especial para garantir a robustez do ADC e do DPWM contra variações de descasamento, processo, temperatura e tensão de alimentação. A arquitetura de controle proposta pode ser aplicada na implementação de conversores CC-CC para aplicações portáteis alimentadas por uma bateria de íon de lítio (2,7 V a 4,2 V) ou, durante o carregamento da bateria, via uma porta USB (4,7 V a 5,5 V). A corrente de carga pode variar de 0 a 200 mA, a frequência de comutação é de 2 MHz, e a tensão de saída está alinhada com os transistores nativos disponíveis na tecnologia CMOS de 180 nm que foi adotada (1,62 V a 1,98 V).pt_BR
dc.publisher.countryBrasilpt_BR
dc.publisher.departmentEngenharia Elétricapt_BR
dc.publisher.programPrograma de Pós-Graduação em Engenharia Elétricapt_BR
dc.publisher.initialsUFPBpt_BR
dc.subject.cnpqCNPQ::ENGENHARIAS::ENGENHARIA ELETRICApt_BR
Aparece nas coleções:Centro de Energias Alternativas e Renováveis (CEAR) - Programa de Pós-Graduação em Engenharia Elétrica

Arquivos associados a este item:
Arquivo Descrição TamanhoFormato 
RodrigoPedrosoMendes_Dissert.pdf8,4 MBAdobe PDFVisualizar/Abrir


Este item está licenciada sob uma Licença Creative Commons Creative Commons