Use este identificador para citar ou linkar para este item:
https://repositorio.ufpb.br/jspui/handle/123456789/13983
Registro completo de metadados
Campo DC | Valor | Idioma |
---|---|---|
dc.creator | Sette, Elmo Luiz Fechine | - |
dc.date.accessioned | 2019-04-09T14:46:45Z | - |
dc.date.available | 2018-09-26 | - |
dc.date.available | 2019-04-09T14:46:45Z | - |
dc.date.issued | 2018-07-31 | - |
dc.identifier.uri | https://repositorio.ufpb.br/jspui/handle/123456789/13983 | - |
dc.description.abstract | This work presents the design of a fully integrated cascode single-stage power amplifier for 60 GHz band. The technology used in the design was Global Foundries SiGe of 0.13µm (BiCMOS8HP). A load-pull analysis of the cascode was done including optimization of the bias and geometry parameters aiming at finding the best performance of this topology. A layout-oriented design approach was adopted to decide upon different combinations/arrangements of passive components and interconnections, aiming at reducing the global losses and, thus, increasing the energy efficiency of the amplifier. Post-layout simulations show a saturated output power of 19.32 dBm, 27.8% of power added efficiency (PAE) and a power gain of 10.4 dB at 60 GHz. The amplifier consumes 63 mA from a 4.4 V power supply and occupies an area of approximately 0,475 mm2. The circuitwastaped-outinlate2017.Experimentalresultsarepresentedattheendofthetext. | pt_BR |
dc.description.provenance | Submitted by Rosa Sylvana Mousinho (syllmouser@biblioteca.ufpb.br) on 2019-04-09T14:46:45Z No. of bitstreams: 2 license_rdf: 805 bytes, checksum: c4c98de35c20c53220c07884f4def27c (MD5) Arquivototal.pdf: 6889135 bytes, checksum: 7a243f5861f276e034bd326581d8ad2a (MD5) | en |
dc.description.provenance | Made available in DSpace on 2019-04-09T14:46:45Z (GMT). No. of bitstreams: 2 license_rdf: 805 bytes, checksum: c4c98de35c20c53220c07884f4def27c (MD5) Arquivototal.pdf: 6889135 bytes, checksum: 7a243f5861f276e034bd326581d8ad2a (MD5) Previous issue date: 2018-07-31 | en |
dc.description.sponsorship | Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - CAPES | pt_BR |
dc.language | por | pt_BR |
dc.publisher | Universidade Federal da Paraíba | pt_BR |
dc.rights | Acesso aberto | pt_BR |
dc.rights | Attribution-NoDerivs 3.0 Brazil | * |
dc.rights.uri | http://creativecommons.org/licenses/by-nd/3.0/br/ | * |
dc.subject | Amplificador de Potência | pt_BR |
dc.subject | Cascode | pt_BR |
dc.subject | Load-Pull | pt_BR |
dc.subject | Ondas milimétricas | pt_BR |
dc.subject | Orientado a layout | pt_BR |
dc.subject | SiGe | pt_BR |
dc.subject | 60 GHz | pt_BR |
dc.subject | Layout-oriented | pt_BR |
dc.subject | MillimeterWave | pt_BR |
dc.subject | PowerAmplifier | pt_BR |
dc.subject | Amplificador eletromecânico | pt_BR |
dc.title | Layout-Oriented Design of a 60 GHz Power Amplifier in SiGe Technology | pt_BR |
dc.type | Dissertação | pt_BR |
dc.contributor.advisor1 | Souza , Antonio Augusto Lisboa de | - |
dc.contributor.advisor1Lattes | http://lattes.cnpq.br/2506548050366736 | pt_BR |
dc.contributor.advisor-co1 | Dupouy, Emmanuel Benoit Jean-Baptiste | - |
dc.contributor.advisor-co1Lattes | http://lattes.cnpq.br/3718393572235479 | pt_BR |
dc.creator.Lattes | http://lattes.cnpq.br/0702538224640081 | pt_BR |
dc.description.resumo | Este trabalho apresenta o projeto de um amplificador de potência totalmente integrado de estágio único e com topologia cascode para a banda de 60 GHz. Foi utilizada no projeto a tecnologia da Global Foundries em SiGe de 0,13 µm (BiCMOS8HP). Uma análise loadpull do cascode foi feita incluindo otimização dos parâmetros de polarização e geometria visando encontrar o melhor desempenho possível desta topologia. Uma abordagem de projeto orientado a layout foi adotada para decidir entre diferentes combinações/arranjos de componentes passivos e interconexões, visando reduzir as perdas globais e, portanto, aumentar a eficiência energética do amplificador. Simulações pós-layout demonstram uma potência de saída saturada de 19,32 dBm, 27,8 % de PAE e um ganho de potência de 10,4 dB em 60 GHz. O amplificador consome 63 mA de uma fonte de alimentação de 4,4 V e ocupa uma área de aproximadamente 0,475 mm2. O circuito foi enviado para fabricação no final de 2017. Os resultados experimentais são apresentados ao final do texto. | pt_BR |
dc.publisher.country | Brasil | pt_BR |
dc.publisher.department | Engenharia Elétrica | pt_BR |
dc.publisher.program | Programa de Pós-Graduação em Engenharia Elétrica | pt_BR |
dc.publisher.initials | UFPB | pt_BR |
dc.subject.cnpq | CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA | pt_BR |
Aparece nas coleções: | Centro de Energias Alternativas e Renováveis (CEAR) - Programa de Pós-Graduação em Engenharia Elétrica |
Arquivos associados a este item:
Arquivo | Descrição | Tamanho | Formato | |
---|---|---|---|---|
Arquivototal.pdf | Arquivo total | 6,73 MB | Adobe PDF | Visualizar/Abrir |
Este item está licenciada sob uma
Licença Creative Commons